Samsung zNAND-O発表：AI推論メモリコストを6分の1に削減する次世代技術

• SamsungがAI推論向け高性能フラッシュモジュール「zNAND-O」を開発中。メモリコストを従来比6分の1に削減しつつ、推論性能を維持する。
• NANDフラッシュダイをTSVで積層し、NPUと同一パッケージに封止。UCIe-S規格を採用し、モデルパラメータの読み出しに特化したアーキテクチャ。
• 2028年の製品化を目指す。大規模言語モデルのKVキャッシュ増大によるDRAMコストの限界を打破する新たな選択肢として注目される。

深夜の障害対応で、推論サーバーのメモリ不足によるOOM（Out of Memory）エラーに頭を抱えた経験があるエンジニアなら、誰もが「なぜこれほどまでにメモリは高価で、かつ足りないのか」と呪ったことがあるはずだ。現在、大規模言語モデル（LLM）のパラメータ数は数兆個に達しようとしており、推論時のKVキャッシュを保持するためのDRAM容量は、もはやサーバーのコスト構造を支配する最大の悪魔となっている。この状況下で、Samsungが発表した「zNAND-O（On-device）」は、単なるストレージの進化ではない。メモリ階層の再定義を迫る、極めて実利的な回答だ。

SamsungがFMS（Future of Memory and Storage）で示した「zNAND-O」の核心は、NANDフラッシュメモリのダイをTSV（シリコン貫通電極）で積層し、NPUと同一パッケージに封止するというアーキテクチャにある。従来、NANDフラッシュは「遅いストレージ」の代名詞であり、推論のメインメモリとして使うなど論外だった。しかし、zNAND-OはSLC（1bit/セル）方式を採用し、最新のBV10世代プロセスで製造することで、読み出しレイテンシを極限まで削ぎ落としている。これにより、モデルパラメータの読み出しという「読み出し主体のワークロード」において、DRAMと同等の推論性能を維持しつつ、コストを6分の1にまで圧縮するという驚異的な数値を叩き出した。

我々エンジニアが注目すべきは、この技術が「DRAMの代替」ではなく「メモリ階層の最適化」を狙っている点だ。これまで、すべてのデータを高価なDRAMに載せるしかなかったシステムに対し、zNAND-Oは「読み出し頻度の高いパラメータ」を安価なフラッシュ領域に逃がすという、新しいメモリアーキテクチャの選択肢を提示している。これは、スパゲッティコード化したメモリ管理を、ハードウェアレベルで整理整頓するようなものだ。2028年の製品化というタイムラインは、次世代のAIインフラを設計する我々にとって、今からアーキテクチャの移行準備を始めるべき十分な猶予期間と言えるだろう。

「zNAND-O」を語る上で避けて通れないのが、SandiskとSK hynixが開発中の「HBF（High Bandwidth Flash）」との比較だ。一見すると、どちらもNANDダイを積層し、NPUと連携する「広帯域フラッシュ」という括りでは同じに見える。しかし、その実装詳細には、各社の設計思想の大きな隔たりが見て取れる。例えば、コアダイの積層枚数だ。zNAND-Oが4枚または8枚であるのに対し、HBFは8枚または16枚と、より大容量化に振った構成をとっている。これは、ターゲットとするAIモデルの規模や、要求されるスループットの違いを如実に物語っている。

さらに興味深いのは、インターフェイス規格の選択だ。zNAND-Oは樹脂基板向けの「UCIe-S（Standard Package）」を採用し、HBFは中間基板（インターポーザ）向けの「UCIe-A（Advanced Package）」を選択している。この違いは、実装コストと性能のトレードオフをどう捉えるかという、ハードウェアエンジニアの苦悩そのものだ。UCIe-Sはコスト効率を重視し、既存のパッケージング技術との親和性を高めている。一方、UCIe-Aはより高度な接続を可能にするが、製造難易度とコストは跳ね上がる。我々が将来的にこれらのチップレットを選択する際、この「コスト対性能」の境界線が、そのまま製品の競争力に直結することになる。

以下の表は、SamsungのzNAND-OとHBFの主要な仕様比較である。この数値構造を見れば、どちらが自社のAI推論環境に適しているか、あるいはどのようなシステム構成が今後主流になるのか、その輪郭が浮かび上がってくるはずだ。

この技術的差異は、単なるスペックの比較ではない。AI推論の現場において、どの程度のレイテンシを許容し、どの程度のコストを削減したいかという「エンジニアの意思決定」を支援する指標だ。我々は、単に「速いメモリ」を求める時代から、「コスト効率と性能のバランスを最適化するメモリ」を選択する時代へと移行している。この変化を理解せず、従来通りのDRAM一辺倒の設計を続けていれば、数年後にはコスト競争力で致命的な敗北を喫することになるだろう。

最後に、我々エンジニアが自問すべきは「ハードウェアの進化を、ソフトウェア側でどう使いこなすか」という点だ。zNAND-Oのような技術が登場したとき、多くの開発者は「ハードウェアが勝手にやってくれる」と期待しがちだ。しかし、過去の歴史を振り返れば、新しいメモリ階層が登場するたびに、ソフトウェア側での最適化が必須であったことは明白だ。例えば、SSDが普及した際、アプリケーション側でI/Oの非同期処理を最適化しなければ、その恩恵を十分に享受できなかったのと同じである。

zNAND-Oが普及すれば、AI推論のメモリアーキテクチャは「DRAMとzNAND-Oのハイブリッド」が標準となるだろう。このとき、どのデータをDRAMに置き、どのデータをzNAND-Oに置くかという「データ配置の最適化」が、アプリケーションエンジニアの新たな腕の見せ所となる。もし、この配置を自動化するライブラリやフレームワークが整備されなければ、現場は再び「メモリ管理の地獄」に逆戻りする。我々は、ハードウェアの進化を待つだけでなく、それを抽象化し、実務で使いこなすためのミドルウェア層の設計にも関与していく必要があるのではないか。

明日から我々が取るべき対策は明確だ。まずは、現在運用しているAI推論システムのメモリ使用率を詳細にプロファイリングし、どのデータが「読み出し専用の重みパラメータ」としてzNAND-Oにオフロード可能かを特定することだ。そして、将来的なチップレットベースのシステム構成を見据え、UCIeなどのインターコネクト規格に関する知識を深めておくこと。技術は常に進化し、コストの壁は崩れ去る。しかし、その恩恵を享受できるのは、常に「次のアーキテクチャ」を先読みし、準備を怠らなかった者だけである。あなたは、2028年のAIインフラを見据えた設計を、今この瞬間に始めているだろうか？